Инженер-исследователь по разработке аппаратных ускорителей

Чем предстоит заниматься:

• Разработка кода на языке описания аппаратуры Verilog;
• Моделирование и отладка hardware блоков в среде ModelSim (или аналогичных);
• Синтез и отладка hardware блоков на программируемых микросхемах Filed Programmable Gate Array (FPGA);
• Интеграция блоков реализованных на FPGA c процессором.

Мы ожидаем от будущего члена команды:

• Хорошее знание языков описания аппаратуры Verilog;
• Работа с системами контроля версий Git;
• Опыт в разработке и отладке hardware блоков в среде ModelSim (или аналогичной);
• Опыт работы с FPGA.

Дополнительно приветствуем:

• Знания современных стандартов связи 3GPP 4G LTE / 5G;
• Знания теории информации, детектирования и оценки параметров;
• Знания методов обработки сигнала на передающей и приемной стороне: OFDM/SC-FDMA, MIMO, STBC, FEC, DFT;
• Знания цифровой обработки сигналов, теории помехоустойчивого кодирования, включая TBCC, CTC, LDPC, Polar codes.

Будем рады предложить:

• Возможность выбрать удобные начало и окончание рабочего дня;
• Конкурентный уровень заработной платы и премирование по результатам работы;
• Возможность расти горизонтально и вертикально, а также в зависимости от результатов и интересов перемещаться между проектами и командами;
• Обучение и развитие: учебный портал с курсами и лекциями от экспертов, дополнительное профессиональное обучение, изучение английского, участие в конференциях;
• Программу поддержки инноваций: премии за регистрацию патентов, создание результатов интеллектуальной деятельности;
• Лекторий с выдающимися экспертами: инженерами, учеными и исследователями;
• Заботу о здоровье: ДМС с первых дней работы, льготные условия страхования близких;
• Поддержку в личных вопросах: консультации юристов, психологов, экспертов по ЗОЖ и управлению финансами;
• Открытое общение: регулярные онлайн-встречи всей команды YADRO.

О нашем офисе:

• Красивый и удобный офис на территории БЦ «Corner Place», 15 минут от метро «Горьковская», г. Нижний Новгород.