FPGA ASIC Prototyping Engineer

В рамках этой вакансии мы предлагаем сотрудникам обучение по внутреннему прикладному курсу по разработке RTL для ASIC, что дает возможность работать нам новыми интересными задачами проектирования сложно-функциональных блоков для систем на кристалле в ближайшем будущем. Подробнее о курсе по ссылке.

Чем предстоит заниматься:

• Создание прошивок для FPGA Xilinx для прототипирования SoC
• Адаптация блоков для ASIC, написанных на Verilog/SystemVerilog или представленных в netlist для Xilinx UltraScale+, под FPGA
• Стыковка блоков для ASIC, написанных на Verilog/SystemVerilog или представленных в netlist для Xilinx UltraScale+, с физическими уровнями FPGA (например, DDR4, PCIe, Ethernet, SATA, USB).
• Написание временных ограничений (constraints) для внешних интерфейсов. Применение имеющихся временных ограничений к внутренней логике FPGA.
• Масштабирование частоты работы блоков SoC в соответствии с планируемыми частотами ASIC
• Оптимизация дизайна FPGA по частоте, ресурсам и времени создания прошивок.
• Достижение наиболее высокой скорости работы прототипа.

Мы ожидаем от будущего члена команды:

• Знание синтезируемого подмножества Verilog/SystemVerilog;
• Умение писать понятный код для возможности наследования другими инженерами;
• Умение писать документацию на разрабатываемый блок;
• Хорошее понимание синхронной передачи, статического временного анализа STA, СDC;
• Владение SDC/XDC;
• Навыки работы с любыми RTL симуляторами, навык написания простого тестового окружения;
• Умение пользоваться внутрисхемными средствами отладки;
• Навык работы с любой из систем хранения версий GIT;
• Общение с англоязычной техподдержкой.

Дополнительно приветствуем:

• Продвинутые знания синтезируемого подмножества SystemVerilog. Умения применять; конструкции языка для сокращения времени разработки и минимизации количества ошибок;
• Программирование на C/C++ (для написания/отладки загрузчиков);
• Отладка embedded процессорных ядер по JTAG;
• Знание скриптовых языков Python, TCL;
• Понимание различных стратегий синтеза и имплементации для достижения наилучших результатов по таймингу;
• Умение декомпозиции сложных задач;
• Разбор проблем с прототипом/чипом с использованием лабораторного оборудования (паяльник, мультиметр, осциллограф).