Senior CPU designer/architect

Департамент разработки процессорных архитектур YADRO ведёт разработку процессорных IP ядер RISC-V для использования в составе серверных, сетевых продуктов, систем хранения данных, планшетов и других устройств.

Чем предстоит заниматься:

• Разрабатывать архитектуры подсистем высокопроизводительных процессорных ядер, моделировать производительности.
• Участвовать в имплементации разработанных решений, написании технической документации.

Мы ожидаем от будущего члена команды:

• Глубокое понимание архитектуры современных процессоров (out-of-order execution, instruction fetch and decode, branch prediction, instruction scheduling, register renaming, cache and memory subsystem hierarchy).
• Практический опыт в разработке процессорных ядер (core/uncore) от 5 лет.
• Желателен опыт работы с performance симуляторами.
• Отличное знание языков проектирования цифровых схем (Verilog/System Verilog);
• Высшее техническое образование (CS/EE).
• Английский язык не ниже intermediate.

Рассмотрим перспективных кандидатов, опыт которых не полностью соответствует требованиям.