Инженер-исследователь по разработке аппаратных ускорителей

Компания YADRO поставила амбициозную цель разработать отечественную базовую станцию, поддерживающую стандарт связи 4G LTE с последующем расширением до стандарта связи 5G. Наша группа работает по трем ключевым направлениям, одинаково важным для производства и успешного выхода на рынок данного продукта. Одно из направлений связано с разработкой аппаратных ускорителей обработки сигнала на физическом уровне L1 базовой станции, их реализация на языке описания уровня регистровых передач Register Transfer Level (RTL).

Чем Вам предстоит заниматься:

• Разработка кода на языке описания аппаратуры Verilog, System Verilog;
• Моделирование и отладка аппаратных модулей;
• Синтез и отладка hardware блоков на программируемых микросхемах Filed Programmable Gate Array (FPGA);
• Интеграция блоков реализованных на FPGA c процессором.

Что мы ожидаем от будущего члена команды:

• Хорошее знание языков описания аппаратуры Verilog, System Verilog;
• Работа с системами контроля версий Git;
• Опыт в разработке и отладке аппаратных модулей;
• Опыт работы с FPGA.

Дополнительно приветствуем:

• Знания современных стандартов связи 3GPP 4G LTE / 5G;
• Знания теории информации, детектирования и оценки параметров;
• Знания методов обработки сигнала на передающей и приемной стороне: OFDM/SC-FDMA, MIMO, STBC, FEC, DFT;
• Знания цифровой обработки сигналов, теории помехоустойчивого кодирования, включая TBCC, CTC, LDPC, Polar codes.