Архитектор беспроводных ИС/Wireless RF IC Architect

Департамент разработки процессорных архитектур YADRO ведёт разработку процессорных IP ядер RISC-V для использования в составе серверных, сетевых продуктов, систем хранения данных, планшетов и других устройств. Команда по разработке аппаратуры современных систем связи приглашает Архитектора беспроводных ИС (Wireless RF IC Architect).

Чем предстоит заниматься:

• Разработка и валидация радиочастотных аналоговых и mixed-signal интегральных схем (RF IC) и их компонентов:
  LNA, Variable Gain Amplifier, Mixer, Switches, Combiners, PAs, BBF, VCO, DCO, PLLs, low-jitter clock distribution circuit, quadrature frequency dividers и т.д;
• Формирование требований к RF компонентам, определение спецификаций на RF компоненты и подсистемы исходя из требований коммуникационных стандартов;
• Разработка принципиальных схем RF IC и их компонентов, их моделирование (в том числе post-route) и валидация;
• Совместная работа с командами физического дизайна, SoC дизайна, командами DSP и моделирования для обеспечения наилучших результатов и быстрого вывода продукта на рынок.

Мы ждем от будущего члена команды:

• Минимум 8-10 лет опыта разработки RF интегральных схем с применением Si/SOI/SiGe тех. процессов;
• Опыт разработки RF/microwave интегральных схем в GSM/LTE/NR, Ku, K и Ka частотных диапазонах;
• Навыки дизайна, анализа производительности и симуляции линейных и нелинейных схем, таких как PLL, векторные модуляторы/демодуляторы, генераторы, миксеры, фильтры, low noise усилители и усилители мощности и т.д;
• Знание архитектур RF трансиверов, их плюсы и минусы.

Дополнительно приветствуем:

• Знание принципов цифровых коммуникационных систем, принципов spread spectrum, single- и multi-carrier техник и модуляций, таких как PSK, APSK and QAM;
• Понимание работы ADC / DAC и принципов и возможностей цифровой обработки сигнала (DSP);
• Моделирование analog/mixed-signal/RF компонентов с применением Verilog-A;
• Опыт характеризации радио производительности в ВЧ и микроволновых диапазонах.